

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

[0022] In a method of fabricating a substrate for epitaxial growth according to a first feature of the present invention and in a method of fabricating a semiconductor device according to a second feature, in the fourth step, at least part of the GaN based compound semiconductor single crystal thin film containing In is removed by vapor phase etching, and thereafter, a second GaN based compound semiconductor single crystal thin film is peeled off due to thermal strain at a portion of the GaN based compound semiconductor single crystal thin film containing In. For this reason, the second GaN based compound semiconductor single crystal thin film epitaxially grown in the third step is preferably the GaN based compound semiconductor single crystal thin film having an etching rate lower than that of the vapor phase etching for the GaN based compound semiconductor single crystal thin film containing In. This is because the second GaN based compound semiconductor single crystal thin film is easily peeled off from a bulk crystal substrate by the vapor phase etching. For example, as the second GaN based compound semiconductor single crystal thin film, GaN based compound semiconductor single crystal thin film containing Al such as AlGaN is used. Thereby, etching selective ratio in the vapor phase etching can be increased.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-342100  
 (43)Date of publication of application : 11.12.2001

(51)Int.CI. C30B 29/38  
 C30B 25/18  
 H01L 33/00

(21)Application number : 2000-301301 (71)Applicant : TOSHIBA CORP

(22)Date of filing : 29.09.2000 (72)Inventor : NISHIO JOJI  
 ISHIKAWA MASAYUKI

(30)Priority


Priority number : 2000090158 Priority date : 29.03.2000 Priority country : JP

**(54) MANUFACTURING METHOD OF SUBSTRATE FOR EPITAXIAL GROWTH AND  
 MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING SUBSTRATE FOR  
 THIS EPITAXIAL GROWTH**

(57)Abstract:

**PROBLEM TO BE SOLVED:** To efficiently and easily obtain a substrate for epitaxial growth of a GaN compound semiconductor monocrystal membrane which has little crystal defect and favorable surface morphology.

**SOLUTION:** This method comprises at least the steps of (a) epitaxially growing a first GaN compound semiconductor monocrystal membrane 303 on a bulk crystal substrate 301; (b) epitaxially growing a GaN compound semiconductor monocrystal membrane 304 containing In; (c) epitaxially growing a second GaN compound semiconductor monocrystal membrane 305; and separating a second GaN compound semiconductor monocrystal membrane 305 from the bulk crystal substrate 301 and making it the substrate for the epitaxial growth.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-342100

(P2001-342100A)

(43)公開日 平成13年12月11日 (2001.12.11)

(51)Int.Cl.<sup>7</sup>  
C 30 B 29/38  
25/18  
H 01 L 33/00

識別記号

F I  
C 30 B 29/38  
25/18  
H 01 L 33/00

テ-マコ-ト(参考)  
D 4 G 0 7 7  
5 F 0 4 1  
C

審査請求 未請求 請求項の数10 O.L (全 23 頁)

(21)出願番号 特願2000-301301(P2000-301301)  
(22)出願日 平成12年9月29日 (2000.9.29)  
(31)優先権主張番号 特願2000-90158(P2000-90158)  
(32)優先日 平成12年3月29日 (2000.3.29)  
(33)優先権主張国 日本 (JP)

(71)出願人 000003078  
株式会社東芝  
東京都港区芝浦一丁目1番1号  
(72)発明者 西尾 譲司  
神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内  
(72)発明者 石川 正行  
神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内  
(74)代理人 100083806  
弁理士 三好 秀和 (外7名)

最終頁に続く


(54)【発明の名称】 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法

(57)【要約】

【課題】 結晶欠陥が少なく、表面モフォロジーが良好な、GaN系化合物半導体単結晶薄膜エピタキシャル成長用の基板を、効率よく、且つ簡単に得る。

【解決手段】 (イ) バルク結晶基板301上に、第1のGaN系化合物半導体単結晶薄膜303をエピタキシャル成長する工程と、(ロ) Inを含むGaN系化合物半導体単結晶薄膜304をエピタキシャル成長する工程と、(ハ) 第2のGaN系化合物半導体単結晶薄膜305をエピタキシャル成長する工程と、(ニ) 第2のGaN系化合物半導体単結晶薄膜305を、バルク結晶基板301から分離し、エピタキシャル成長用基板とする工程とを少なくとも有する。

工程断面図(その1)



## 【特許請求の範囲】

【請求項1】 バルク結晶基板上に、第1の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程と、

前記第1の窒化ガリウム系化合物半導体単結晶薄膜の上にインジウムを含む窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程と、

前記インジウムを含む窒化ガリウム系化合物半導体単結晶薄膜の上に、第2の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程と、

前記第2の窒化ガリウム系化合物半導体単結晶薄膜を、前記バルク結晶基板から分離し、エピタキシャル成長用基板とする工程とを少なくとも有することを特徴とするエピタキシャル成長用基板の製造方法。

【請求項2】 前記第2の窒化ガリウム系化合物半導体単結晶薄膜は、前記インジウムを含む窒化ガリウム系化合物半導体単結晶薄膜に対する気相エッチングのエッチング速度よりも遅いエッチング速度を有する窒化ガリウム系化合物半導体単結晶薄膜であることを特徴とする請求項1記載のエピタキシャル成長用基板の製造方法。

【請求項3】 前記第2の窒化ガリウム系化合物半導体単結晶薄膜は、アルミニウムを含む窒化ガリウム系化合物半導体単結晶薄膜であることを特徴とする請求項1又は2記載のエピタキシャル成長用基板の製造方法。

【請求項4】 前記第2の窒化ガリウム系化合物半導体単結晶薄膜の上に、更に前記インジウムを含む窒化ガリウム系化合物半導体単結晶薄膜に対する気相エッチングのエッチング速度よりも遅いエッチング速度を有する第3の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程を有することを特徴とする請求項1～3のいずれか1項記載のエピタキシャル成長用基板の製造方法。

【請求項5】 前記第3の窒化ガリウム系化合物半導体単結晶薄膜は、アルミニウムを含む窒化ガリウム系化合物半導体単結晶薄膜であることを特徴とする請求項4記載のエピタキシャル成長用基板の製造方法。

【請求項6】 前記第1の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程に用いるガリウム原料は有機金属化合物ガスを用い、前記第2の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程に用いるガリウム原料は、金属ガリウムのハロゲン系化合物を用いることを特徴とする請求項1～5のいずれか1項記載のエピタキシャル成長用基板の製造方法。

【請求項7】 前記第2の窒化ガリウム系化合物半導体単結晶薄膜を、前記バルク結晶基板から分離する工程は、気相エッチングにより、前記インジウムを含む窒化ガリウム系化合物半導体単結晶薄膜の少なくとも一部を除去し、熱歪みにより前記第2の窒化ガリウム系化合物半導体単結晶薄膜を、前記インジウムを含む窒化ガリウ

ム系化合物半導体単結晶薄膜の部分で剥離することを特徴とする請求項1～6のいずれか1項記載のエピタキシャル成長用基板の製造方法。

【請求項8】 バルク結晶基板上に、第1の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程と、

前記第1の窒化ガリウム系化合物半導体単結晶薄膜の上にインジウムを含む窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程と、

前記インジウムを含む窒化ガリウム系化合物半導体単結晶薄膜の上に、第2の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程と、

前記第2の窒化ガリウム系化合物半導体単結晶薄膜を、前記バルク結晶基板から分離し、エピタキシャル成長用基板とする工程と、

前記エピタキシャル成長用基板の上に、窒化ガリウム系化合物半導体単結晶薄膜の多層構造をエピタキシャル成長する工程と、

前記多層構造の最上層の窒化ガリウム系化合物半導体単結晶薄膜に対して電極を形成する工程とを少なくとも有することを特徴とする半導体装置の製造方法。

【請求項9】 前記第2の窒化ガリウム系化合物半導体単結晶薄膜の上に、更に前記インジウムを含む窒化ガリウム系化合物半導体単結晶薄膜に対する気相エッチングのエッチング速度よりも遅いエッチング速度を有する第3の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程を有することを特徴とする請求項8記載の半導体装置の製造方法。

【請求項10】 前記第1の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程に用いるガリウム原料は有機金属化合物ガスを用い、前記第2の窒化ガリウム系化合物半導体単結晶薄膜をエピタキシャル成長する工程に用いるガリウム原料は、金属ガリウムのハロゲン系化合物を用いることを特徴とする請求項8又は9記載の半導体装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、窒化ガリウム(GaN)系化合物半導体単結晶の気相成長技術に係り、特にエピタキシャル成長用の結晶性の優れたGaN系化合物半導体単結晶基板の製造方法、及びこのGaN系化合物半導体単結晶基板を用いた半導体装置の製造方法に関する。

## 【0002】

【従来の技術】 近年、GaN系化合物半導体単結晶を材料に用いる青色半導体発光素子や電子デバイスが注目を集めている。GaN系化合物半導体の結晶を成長させる方法として、有機金属化合物気相成長法(以下「MOCVD法」と呼ぶ。)が広く知られている。この方法は基板を設置した反応容器内に反応ガス(原料ガス)とし

て、アンモニア ( $\text{NH}_3$ ) ガスと共に、有機金属化合物ガス（以下において「MOガス」という。）を供給し、基板上に化合物半導体結晶のエピタキシャル成長層を成長させる方法である。例えばGaNのエピタキシャル成長層を成長させる場合には、III族ガスとしてMOガスのトリメチルガリウム (TMG) と、V族ガスとしてN $\text{H}_3$ を使用する場合が多い。

【0003】このようにして成長させたGaN系化合物半導体単結晶のエピタキシャル成長層を用いて半導体装置を製造する為には、エピタキシャル成長層の結晶性を格段に向上させることが半導体装置の特性改善のために不可欠である。

【0004】例えばMOCVD法を用いてサファイア基板上に直接成長されたGaN層の表面は、六角形のピラミッド状、或いは六角形状の成長パターンとなり、無数の凹凸が出来、その表面モフォロジーは極めて悪くなる欠点がある。表面に無数の凹凸がある表面モフォロジーの極めて劣悪な半導体の結晶層を使用して例えば青色発光ダイオード（以下において「LED」という。）等の半導体装置を作ることは、非常に歩留りが悪く、ほとんど不可能であった。

【0005】このような問題を解決するために、GaN系化合物半導体の結晶を成長させる前に、基板上に窒化アルミニウム (AlN) のバッファ層を成長させる方法（アプライド・フィジックス・レターズ第48巻、1986年、第353頁、及び特開平2-229476号公報参照）や、GaNのバッファ層を成長させる方法（ジャパンニーズ・ジャーナル・オブ・アプライド・フィジックス第30巻、1991年、第L1715頁、及び特開平4-297023号公報参照）が提案されている。この方法は、サファイア基板上に、成長温度400～900°Cの低温で、膜厚が10～120nmのバッファ層を設けるものである。この方法はバッファ層の上にGaN層を成長させることによって、GaN半導体層の結晶性及び表面モフォロジーを改善出来る特徴がある。

#### 【0006】

【発明が解決しようとする課題】しかしながら前述の方法は、バッファ層の成長条件が厳しく制限され、しかも膜厚を非常に精度高く厳密に設定する必要があるため、非常に原料供給量を少なく制御する必要がある。従って、TMG等のMOガスをガリウム原料に用いる場合にはさほどの困難を伴わずに実施することが出来るが、液体ガリウムに塩化水素 (HCl) ガスを接触させて塩化ガリウム (GaCl) として供給する方式では、原料供給量の制御範囲は、MOガスを用いる場合の制御範囲よりも遙かに高い供給量範囲となるため、制御性、再現性が極端に劣る。又、厚膜GaN系化合物半導体単結晶を得ようとする場合には、高い成長速度を確保出来る前述のGaClを供給する方式が一般的となる。特に最も大きな利点の一つとして、原料コストが挙げられる。MO

CVD法に比べて2から3桁程度低く抑えることが出来るという試算もある程である。しかしながら、この方式で成長させた厚膜GaN系化合物半導体単結晶の上に形成するGaN系化合物半導体積層構造の結晶性及び表面モフォロジーを歩留り良改善することが困難であり、又、その結晶性及び表面モフォロジーは未だ実用的な半導体レーザ等を製造するのに供されるには至っておらず、格段の結晶性向上が求められていた。特に、「ナノパイプ」と呼ばれる比較的大きな結晶欠陥の存在は、半導体装置の特に信頼性を向上させるときの大きな障害となることが広く認識されている。

【0007】又、このような従来のGaN系化合物半導体単結晶を用いた半導体装置では、エピタキシャル成長に用いるサファイア基板は絶縁性基板であり、サファイア基板の裏面より電極を取り出すことは出来ないという問題があった。このため、表面から所定のコンタクト層に達する電極取り出し用溝を形成し、n型GaN系化合物半導体層とp型GaN系化合物半導体層の両方に対して、同一表面側から電極を形成する必要がある。電極取り出し用溝の形成工程が必要の他、更にこの二つの電極の両方にワイヤーボンディング接続しなければならなかった。特に、GaN系化合物半導体単結晶はエッチングが困難な材料であり、電極取り出し用溝形成が困難であるため、製造工程が複雑となる。又、電極取り出し用溝を有する構造は、電極取り出し用溝の部分が一定の容積を占有するので、全体形状を小さくすることが出来ず、歩留りが低いという問題があった。特に、このような点は、集積化を行おうとする場合に顕著な障害となる問題であった。

【0008】本発明はこのような事情を鑑みてなされたもので、その目的は、結晶の完全性が高く、表面モフォロジーの優れたエピタキシャル成長用基板を簡単、且つ短時間に得られるエピタキシャル成長用基板の製造方法を提供することである。

【0009】本発明の他の目的は、低比抵抗のエピタキシャル成長用基板も簡単に得ることが可能なエピタキシャル成長用基板の製造方法を提供することである。

【0010】本発明の更に他の目的は、エピタキシャル成長用基板の上にエピタキシャル成長されるGaN系化合物半導体単結晶薄膜の欠陥密度が極めて低い半導体装置の製造方法を提供することである。

【0011】本発明の更に他の目的は、著しい電気的特性・光学的特性等の向上が得られる半導体装置の製造方法を提供することである。

【0012】本発明の更に他の目的は、オーム電極を形成することが容易で、製造工程が簡略され、製造歩留りの高い半導体装置の製造方法を提供することである。

#### 【0013】

【課題を解決するための手段】上記目的を達成するため

に、本発明の第1の特徴は、(イ) バルク結晶基板上に、第1のGaN系化合物半導体単結晶薄膜をエピタキシャル成長する工程(第1工程)と、(ロ) この第1のGaN系化合物半導体単結晶薄膜の上にインジウム(In)を含むGaN系化合物半導体単結晶薄膜をエピタキシャル成長する工程(第2工程)と、(ハ) このInを含むGaN系化合物半導体単結晶薄膜の上に、第2のGaN系化合物半導体単結晶薄膜をエピタキシャル成長する工程(第3工程)と、(ニ) 第2のGaN系化合物半導体単結晶薄膜を、バルク結晶基板から分離し、エピタキシャル成長用基板とする工程(第4工程)とを少なくとも有するエピタキシャル成長用基板の製造方法であることである。

【0014】ここで、「バルク結晶基板」とは、サファイア基板等の融液成長法や、溶液成長法等で成長されたインゴットを、ダイアモンドブレード等で切り出し、所定の厚さ(例えば、厚さ100μm乃至500μm程度)に研磨・成形されたウェハである。GaN系化合物半導体単結晶薄膜のエピタキシャル成長用基板には、GaN系化合物半導体バルク単結晶が理想的ではあるが、現在良好なGaN系化合物半導体バルク単結晶は、得られない。そこで、GaN系化合物半導体単結晶薄膜のエピタキシャル成長用基板には、上記のサファイア基板の他に、6H-炭化珪素(SiC)、3C-SiC、酸化亜鉛(ZnO)、酸化マグネシウム(MgO)等のバルク結晶基板を使用することが可能である。バルク結晶基板としてのサファイア基板は、例えば、(a) ルツボ中の融液に種子結晶を挿入し、結晶を回転しながら垂直に引き上げる引き上げ法、(b) ルツボ中に型を設け、毛細管現象で上昇した融液に種子結晶を接合して、型上端のエッジで結晶の形状を規制しながら引き上げるキャビラリー法、(c) 原料の微粉末を酸水素火炎中で溶融し、耐火棒上の種子結晶上に累積させて育成する火炎溶融法、(d) 底部中央に種子結晶を入れたルツボを熱交換器の上に乗せ、種子結晶を冷却しながら原料を加熱溶融した後、除冷して結晶を育成する熱交換器法、等の方法でバルク成長可能である。

【0015】本発明の第1の特徴に係るエピタキシャル成長用基板の製造方法によれば、第1工程において第1のGaN系化合物半導体単結晶薄膜に形成された微小穴が、第2及び第3工程で埋め込まれて平坦化されるので、良好な表面モフォロジーと、良好な結晶の完全性を有したエピタキシャル成長用基板を得ることが出来る。従って、このエピタキシャル成長用基板の上にエピタキシャル成長されるGaN系化合物半導体単結晶薄膜の欠陥密度が低減される。

【0016】本発明の第1の特徴に係るエピタキシャル成長用基板の製造方法によれば、熱歪みにより、簡単にエピタキシャル成長用基板を分離出来るので、バルク結晶基板として堅いサファイア基板を用いた場合であって

も、サファイア基板を研磨する必要も無い。即ち、サファイア基板等のバルク結晶基板を研磨してエピタキシャル成長用基板を得るのに比して、遙かに短時間で、エピタキシャル成長用基板が得られるので、生産性が高い。

【0017】本発明の第2の特徴は、(イ) バルク結晶基板上に、第1のGaN系化合物半導体単結晶薄膜をエピタキシャル成長する工程(第1工程)と、(ロ) この第1のGaN系化合物半導体単結晶薄膜の上にInを含むGaN系化合物半導体単結晶薄膜をエピタキシャル成長する工程(第2工程)と、(ハ) このInを含むGaN系化合物半導体単結晶薄膜の上に、第2のGaN系化合物半導体単結晶薄膜をエピタキシャル成長する工程(第3工程)と、(ニ) 第2のGaN系化合物半導体単結晶薄膜を、バルク結晶基板から分離し、エピタキシャル成長用基板とする工程(第4工程)とを少なくとも有するエピタキシャル成長用基板の製造方法であることである。

【0018】本発明の第2の特徴に係る半導体装置の製造方法の第1工程から第4工程までは、前述の第1の特徴に係るエピタキシャル成長用基板の製造方法と同じである。即ち、前述の第1の特徴に係るエピタキシャル成長用基板の製造方法で得られたエピタキシャル成長用基板の上に、更に第5及び第6工程を付加して、半導体装置を製造する。第5工程のエピタキシャル成長は、前述のMOCVD法の他、ハロゲン輸送気相成長法等の他の気相成長法が採用可能である。更に、分子線エピタキシー法(MBE)法、化学線エピタキシー法(CBE)法、原子層エピタキシー法(ALE)法、分子層エピタキシー法(MLE)法等のエピタキシャル成長技術が採用出来る。

【0019】本発明の第1の特徴において述べたように、本発明のエピタキシャル成長用基板は、良好な表面モフォロジーと、良好な結晶の完全性を有している。従って、このエピタキシャル成長用基板の上に第5工程でエピタキシャル成長されるGaN系化合物半導体単結晶薄膜の欠陥密度は極めて低減される。例えば、転位密度として、従来技術よりも2桁低い $1 \times 10^5 \text{ cm}^{-2}$ 程度のGaN系化合物半導体単結晶薄膜を得ることが可能である。

【0020】本発明の第2の特徴に係る半導体装置の製造方法によれば、従来技術のように、サファイア基板のような絶縁性のバルク結晶基板では無く、低比抵抗のエピタキシャル基板を用いることが出来る。従って、低比抵抗(高不純物密度)のエピタキシャル基板の裏面に直接、金属電極をオーミック接触することも可能である。

【0021】本発明の第2の特徴に係る半導体装置は、

半導体レーザやLED等の半導体発光素子、高電子移動度トランジスタ（HEMT）、ショットキゲート型電界効果トランジスタ（MOSFET）、金属・絶縁膜・半導体接合型電界効果トランジスタ（MISFET）、ヘテロ接合バイポーラトランジスタ（HBT）、静電誘導トランジスタ（SiT）等の種々の半導体装置に適用可能である。例えば、本発明の第2の特徴に係る半導体装置を、青色半導体発光素子とすれば、発光強度が飛躍的に増大する。更に、エピタキシャル基板の裏面に直接金属電極をオーミック接触出来るので、1素子当たり1回のワイヤーボンディングでよくなり、電極取り出し用のエッチング工程等も省略出来る。このため、製造工程が非常に簡略化され、生産性が向上する。特に、半導体レーザでは、結晶の完全性が良好なので、室温連続発振時の寿命が飛躍的に増大する。

【0022】なお、本発明の第1の特徴に係るエピタキシャル成長用基板の製造方法、及び第2の特徴に係る半導体装置の製造方法において、上記の第4工程は、気相エッチングにより、Inを含むGaN系化合物半導体単結晶薄膜の少なくとも一部を除去し、更にこの後、熱歪みにより第2のGaN系化合物半導体単結晶薄膜を、Inを含むGaN系化合物半導体単結晶薄膜の部分で剥離することが可能である。このため、第3工程においてエピタキシャル成長する第2のGaN系化合物半導体単結晶薄膜は、Inを含むGaN系化合物半導体単結晶薄膜に対する気相エッチングのエッチング速度よりも遅いエッチング速度を有するGaN系化合物半導体単結晶薄膜であることが好ましい。第2のGaN系化合物半導体単結晶薄膜を、バルク結晶基板から、気相エッチングで分離するのが容易になるからである。例えば、第2のGaN系化合物半導体単結晶薄膜を、AlGaN等のAlを含むGaN系化合物半導体単結晶薄膜とすれば、気相エッチングのときのエッチング選択比を大きくすることが可能になる。

【0023】或いは、第2のGaN系化合物半導体単結晶薄膜の上に、更にInを含むGaN系化合物半導体単結晶薄膜に対する気相エッチングのエッチング速度よりも遅いエッチング速度を有する第3のGaN系化合物半導体単結晶薄膜をエピタキシャル成長する工程を有するようにも良い。第2のGaN系化合物半導体単結晶薄膜を、バルク結晶基板から、気相エッチングで分離する際に、表面をエッチング速度の遅い第3のGaN系化合物半導体単結晶薄膜で被覆することにより、選択的なエッチングが容易になるからである。例えば、第3のGaN系化合物半導体単結晶薄膜を、AlGaN等のAlを含むGaN系化合物半導体単結晶薄膜とすれば、気相エッチングのときのエッチング選択比を大きくすることが可能になる。更に、AlGaN等のAlを含むGaN系化合物半導体単結晶薄膜のエピタキシャル成長を行うと、第1工程において第1のGaN系化合物半導体単結

晶薄膜に形成される微小穴の大きさが更に小さくなり、更に良好な表面モフォロジーが安定して得られる。

【0024】更に、本発明の第1の特徴に係るエピタキシャル成長用基板の製造方法、及び第2の特徴に係る半導体装置の製造方法において、第1工程に用いるガリウム原料はMOガスを用い、第3工程に用いるガリウム原料は、金属ガリウムのハロゲン系化合物を用いることが好ましい。ガリウム原料としてのMOガスは、冒頭で述べたTMGの他、トリエチルガリウム（TEG）等が使用可能である。即ち、第1工程は、比較的遅い成長速度のMOCVD法で、第3工程は、成長速度の速いハロゲン（ハイドライド）輸送気相成長法により行うことが可能である。ハロゲン輸送気相成長法としては、例えば、Ga-HCl-NH<sub>3</sub>系の塩化物（クロライド）輸送気相成長法が使用可能である。代表的には、成長速度2μm/h程度のMOCVD法で第1工程を行い、成長速度10μm/h乃至60μm/h程度の高速のハロゲン輸送気相成長法で第3工程を行なうことが可能である。このように、比較的遅い成長速度で、第1のGaN系化合物半導体単結晶薄膜のエピタキシャル成長を行い、その上に高速エピタキシャル成長した第2のGaN系化合物半導体単結晶薄膜を形成することによって、初期に形成された微小穴を埋め込んで平坦化出来る。このため、厚さ30μm乃至500μm程度、好ましくは30μm乃至300μm程度の所望の厚さで、且つ良好な表面モフォロジーと、良好な結晶の完全性を有したエピタキシャル成長用基板を短時間で得ることが出来る。より好ましくは、エピタキシャル成長用基板の厚さを50μm乃至200μm程度とすれば良い。エピタキシャル成長用基板の厚さ30μm以下では、機械的強度が問題になる場合もあり、又、エピタキシャル成長用基板の扱いが困難になるからである。エピタキシャル成長用基板の500μm程度を越えると、成長時間が長くなり、生産性」が低下するので、現実的ではなくなる。又、エピタキシャル成長用基板の厚さが厚くなると、目的によっては、基板の抵抗や、キャリアの走行時間等が問題になるので、300μm程度が好ましい。高速デバイスを形成する場合は、エピタキシャル成長用基板の厚さを80μm乃至100μm程度にすれば良い。

#### 【0025】

【発明の実施の形態】次に、図面を参照して、本発明の実施の形態を説明する。先ず、最初に、本発明のエピタキシャル成長用基板の製造方法に用いる気相成長装置、及びエピタキシャル成長用基板の製造方法を説明する。その後、このエピタキシャル成長用基板を用いた半導体装置の製造方法を第1及び第3の実施の形態として説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきで

ある。従って、具体的な厚みや寸法は以下の説明を参考して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。又、以下に示す実施の形態の説明は、本発明の技術思想を具体化するための方法を例示するものであって、本発明は、これら例示された成長条件、MOガスの種類、使用する材料等に限定されるものでは無い。

【0026】(塩化物輸送・MOCVD装置) 図1は、本発明のエピタキシャル成長用基板の製造方法に用いる塩化物輸送・MOCVD装置の概略構造を示す。この塩化物輸送・MOCVD装置は、塩化物輸送気相成長とMOCVD法の両方が連続的に可能な気相成長装置である。

【0027】図1に示すように、本発明の塩化物輸送・MOCVD装置の石英製反応容器21には、一方のフランジを介して、NH<sub>3</sub>ガス導入管22、HClガス導入管23、及びガス導入管21が導入されている。対向する石英製反応容器21の他方のフランジを介して、グラファイト製のサセプタ26が、石英製反応容器21中に導入されている。このグラファイト製のサセプタ26には、本発明のバルク結晶基板としてのサファイア基板301が搭載される。更に、石英製反応容器21には、排気管25が接続され、ガスを排出出来る構成になっている。排気管25には、図示を省略したターボ分子ポンプ、メカニカルプースタポンプ、回転ポンプ等の真空ポンプからなる真空排気系が接続されている。石英製反応容器21の周りには抵抗加熱ヒータ27が配置されてい



なる反応により、GaClガスが生成される。このGaClガスがNH<sub>3</sub>ガスと共に、サセプタ26の上に置かれたサファイア基板301の表面に供給されて、GaN単結晶薄膜がエピタキシャル成長する。このように、本発明の塩化物輸送・MOCVD装置は、ガスを切り替えることにより、同一の石英製反応容器21の内部で、塩化物輸送気相成長とMOCVD法の両方の気相成長が連続的に実行可能である。

【0029】(MOCVD装置) 図2は、本発明の半導体装置の製造方法に用いるMOCVD装置の概略構造を示す。石英製反応容器の一方のフランジを介して、ガス導入管31が導入されている。対向する石英製反応容器の他方のフランジを介して、グラファイト製のサセプタ33が、石英製反応容器中に導入されている。このグラファイト製のサセプタ33には、後述する本発明のGaNエピタキシャル基板401が搭載される。更に、石英製反応容器には、排気管25が接続され、ガスを排出出来る構成になっている。石英製反応容器の周りには高周波誘導加熱ヒータ32が配置されている。この高周波誘導加熱ヒータ32に500KHz乃至5MHzの高周波を印加することにより、グラファイト製のサセプタ33

る。グラファイト製のサセプタ26は、この抵抗加熱ヒータ27によって加熱される。従って、サセプタ26の上に直接置かれたサファイア基板301は、抵抗加熱ヒータ27により加熱される。そして、NH<sub>3</sub>ガス導入管22からNH<sub>3</sub>ガスが、HClガス導入管23からHClガスが、それぞれ図示を省略したマスフローコントローラで流量制御されながら供給される。ガス導入管21からは、TMG、トリメチルインジウム(以下において「TMI」という。)、トリメチルアルミニウム(以下「TMA」と略する)等のMOガス、窒素(N<sub>2</sub>)、水素(H<sub>2</sub>)ガス等が、図示を省略したマスフローコントローラで流量制御されながら供給される。ガス導入管21から、更にモノシランガス(SiH<sub>4</sub>)、ビスシクロペンタジエニルマグネシウム(以下「Cp<sub>2</sub>Mg」と略する)等のドーピングガスを供給することも可能である。これらのガスは排気管25より排出される。図1では、ガス導入管21は1本示されているが、ガスの種類に対応させて、複数のガス導入管21を設けてもかまわない。

【0028】図1に示す塩化物輸送・MOCVD装置において、MOCVD法を行うには、NH<sub>3</sub>ガス導入管22からのNH<sub>3</sub>ガスを供給し、同時にガス導入管24からキャリアガスとしての水素ガス、窒素ガスと共に、MOガスを石英製反応容器21中に所定の流量で導入する。一方、塩化物輸送気相成長する場合は、NH<sub>3</sub>ガス導入管22からNH<sub>3</sub>を導入し、HClガス供給管23からHClガスを導入する。導入されたHClガスは、液体ガリウム29と反応し、

30 が加熱される。従って、サセプタ33の上に直接置かれたGaNエピタキシャル基板401も、所定の温度に加熱される。ガス導入管31からは、TMG、TMI、TMA等のMOガス、NH<sub>3</sub>ガス、HCl、及びSiH<sub>4</sub>、Cp<sub>2</sub>Mg等のドーピングガス等がそれぞれ、図示を省略したタンク回路に設けられたマスフローコントローラで流量制御されて供給される。これらのガスは排気管25より排出される。図2では、ガス導入管21は1本のみ示されているが、ガスの種類に対応させて、複数のガス導入管21を設けてもかまわない。

【0030】(エピタキシャル成長用基板の製造方法) 本発明者らは、一旦平坦にエピタキシャル成長されたGaN系化合物半導体単結晶薄膜の上に、更に新たなGaN系化合物半導体単結晶薄膜をエピタキシャル成長させる際に、条件によって以下の二つの成長形態を取ることを見出した。即ち、

(a) 塩化物輸送気相成長装置で、塩化物輸送気相成長法によりサファイア基板301上に厚いGaN系化合物半導体単結晶薄膜をエピタキシャル成長させ、一旦室温まで基板温度を下げ、塩化物輸送気相成長装置の反応容器からサファイア基板301を大気中に取り出す。そし

て、この後、別の成長装置、例えば図2に示すMOCVD装置にサファイア基板301を入れて再成長する場合には、成長初期過程において、3次元島状成長が先ず起り、それらが合体してから平坦にエピタキシャル成長する。

【0031】(b) 一方、図1に示すような塩化物輸送・MOCVD装置を用い、GaN系化合物半導体単結晶薄膜をMOCVD法等でサファイア基板301上にエピタキシャル成長させた後に、同一石英製反応容器21中で、連続して塩化物輸送気相成長法でGaN系化合物半導体単結晶薄膜をエピタキシャル成長させる場合には、島状成長は起こらず、最初から平坦にエピタキシャル成長する。

【0032】更に、詳細な検討の結果、同じ塩化物輸送・MOCVD装置で再成長する場合でも、温度を下げて、一旦塩化物輸送・MOCVD装置から大気中に取り出し、再び石英製反応容器21の内部にサファイア基板301を戻し再成長する場合は、再成長の初期には3次元島状成長から始まることが明らかになった。特にこの傾向は、GaN系化合物半導体単結晶薄膜の成長速度が $10\text{ }\mu\text{m/h}$ 以上の場合に顕著に見られる。

【0033】平坦なエピタキシャル成長を阻害する要素が、温度の上げ下げに起因するのか大気暴露することによる表面の酸化に起因するのか明確に分離して把握出来ている訳では無い。しかし、成長初期に3次元島状成長が発生するか否かの違いは、その上にエピタキシャル成長するGaN系化合物半導体単結晶薄膜の結晶の完全性に大きく影響を及ぼしていることが別の実験によって明らかになっている。即ち、GaN系化合物半導体単結晶薄膜の表面を詳細に光学顕微鏡或いは電子顕微鏡観察すると、3次元島状成長から始まった場合には、六角形の穴が存在している場合が多い。又、3次元島状成長から始まった場合には、この穴の密度が格段に多く、且つ、穴の大きさが、遙かに大きい。従って、成長初期に3次元島状成長が発生した場合と、3次元島状成長を経ないで成長した場合とは歴然とした表面モフォロジーの違いが生じる。特に、AlGaN等のAlを含むGaN系化合物半導体単結晶薄膜のエピタキシャル成長を行うと、穴の大きさが更に小さくなり、更に良好な平坦性が安定して得られることが、本発明者らの実験により明らかになっている。

【0034】更にそれぞれのGaN系化合物半導体単結晶薄膜をエピタキシャル成長用基板の擬似表面とみなし、この擬似表面上に、半導体レーザに必要なクラッド層、活性層等の所定の積層構造をMOCVD法により再成長させた時の半導体レーザ動作のしきい値電流密度を比較すると、表面モフォロジーの違いが、成長層の結晶性に非常に大きな差となって現れる。しきい値電流密度が高い試料では、図13に例を示すように、InGaN多重量子井戸（以下において「MQW」という。）構造

の活性層部分で、下地の欠陥を引きずった微小穴の発生が起り、ナノパイプと呼ばれる比較的大きな結晶欠陥が生じている（図中転位と示した部分参照。）。この結晶欠陥等に起因して、その後ファセット成長したと思われる部分が、MQW層の右上に見られる。このような転位等の結晶欠陥がGaN系化合物半導体単結晶薄膜中に存在するために、表面モフォロジーの悪い基板を用いた場合は、有効に半導体レーザ発振に寄与しない電流成分が増大し、しきい値電流密度が高くなる。

【0035】従って、表面モフォロジーが良好で、結晶の完全性が高いエピタキシャル成長用基板を用意し、このエピタキシャル成長用基板の上にエピタキシャル成長すれば、GaN系化合物半導体単結晶薄膜の欠陥密度を低減出来る。そして、結晶の完全性が高いエピタキシャル成長用基板の表面にエピタキシャル成長することにより、半導体レーザ等の半導体装置を製造すれば、特性の優れ、安定した半導体装置が得られる。半導体装置が半導体レーザであれば、しきい値電流密度の低減が可能となる。

【0036】以下に、結晶の完全性が高いGaNエピタキシャル成長用基板、AlGaN/GaNエピタキシャル成長用基板、及びAlGaNエピタキシャル成長用基板の3種の基板について、その製造方法を具体的に説明する。先ず、GaNエピタキシャル成長用基板の製造方法を、図3及び図4を用いて説明する。

【0037】(イ) 前処理工程（その1：サーマルクリーニング）：先ず、本発明のバルク結晶基板として、直径 $50.8\text{ mm}$ のc面サファイア基板301を用意する。このc面サファイア基板301を、洗浄する。洗浄されたサファイア基板301を、図1に示す塩化物輸送・MOCVD装置のサセプタ26の上に乗せる。次に、石英製の反応容器21内を、排気管25を介して真空ポンプ（図示せず）で排気した後、更に内部を窒素（N<sub>2</sub>）で置換する。その後、窒素ガスをガス導入管24から反応容器21内に供給しながら、サセプタ26を抵抗加熱ヒータ27によって基板温度が $1000^{\circ}\text{C}$ になるよう加熱する。この時、HCl導入管23から液体ガリウム（Ga）29にHClガスを $0.1\text{ リットル/分}$ 程度供給すると、最終的なGaNエピタキシャル成長層の表面モフォロジーが良い。この状態を10分間保持し、サーマルクリーニングを行う。

【0038】(ロ) 前処理工程（その2：表面の窒化）：HClガスを止めた後に抵抗加熱ヒータ27の温度を下げて、サセプタ温度が $500^{\circ}\text{C}$ に安定するまで待つ。続いてガス導入管25から水素（H<sub>2</sub>）と窒素の混合ガスを供給すると共に、NH<sub>3</sub>ガス導入管22からNH<sub>3</sub>ガスを供給する。ガス導入管24から供給する水素ガスと窒素ガスの流量はそれぞれ $1\text{ リットル/分}$ 、 $0.5\text{ リットル/分}$ 、NH<sub>3</sub>ガス導入管22からNH<sub>3</sub>ガスの流量は $0.95\text{ リットル/分}$ とし、この状態で温度が

安定するまで待ち、c面サファイア基板301の表面の窒化を行う。

【0039】(ハ) 第1工程：その後、GaN低温成長層302を形成するため、NH<sub>3</sub>ガス導入管22からのNH<sub>3</sub>ガスの供給を上記の流量に保ったままで、更に、ガス導入管24からキャリアガスとしての水素ガス、窒素に加えて、TMGガスを $3.7 \times 10^{-5}$ モル/分で4分流す。この時、TMGと同時にHC1ガスを用い、その流量は0.1リットル/分とした。これにより、図3(a)に示すように、c面サファイア基板301の表面に、膜厚50nmのGaN低温成長層302が形成される。TMGとHC1の供給を止めて、再び温度を上昇させてセブタ26の温度が再び1000℃まで上昇した後、ガス導入管24からTMGを $1.4 \times 10^{-4}$ モル/分の流量でNH<sub>3</sub>ガス0.95リットル/分と共に供給して、MOCVD法で約1時間の成長をする。これにより、図3(a)に示すように、GaN低温成長層302の上に、膜厚2μmのGaNエピタキシャル成長層303を堆積する。

【0040】(二) 第2工程：次に温度を700℃まで下げ、ガス導入管24から、再びTMGガスを $1.4 \times 10^{-5}$ モル/分の流量で供給すると共に、TM1を $2.7 \times 10^{-5}$ モル/分の流量で供給する。同時にHC1を0.1リットル/分で供給し、NH<sub>3</sub>ガス導入管22からNH<sub>3</sub>ガスを、流量0.95リットル/分で供給し、60分間維持し、図3(a)に示すように、GaNエピタキシャル成長層303の上に、MOCVD法で、InGaNエピタキシャル成長層304を0.2μmの膜厚で成長させる。

【0041】(ホ) 第3工程：その後、TM1、TMG、HC1の供給を止め、NH<sub>3</sub>は流したままでセブタ温度を1000℃まで上昇させる。セブタ温度が安定してから、HC1ガスをHC1ガス供給管23から導入し、液体ガリウム29と反応させてGaN1として供給することで、約50μm/hの成長速度で、GaNエピタキシャル成長層305を塩化物輸送気相成長する。この結果、図3(b)に示すように、InGaNエピタキシャル成長層304の上に、膜厚80μmのGaNエピタキシャル成長層305が、塩化物輸送気相成長により得られる。その後、液体ガリウムに供給していたHC1ガスを止め、代わりにTMGとHC1ガスをガス供給管24から流して1.6μm/hの成長速度で、GaNエピタキシャル成長層306を、MOCVD法で成長させる。この結果、図3(b)に示すように、膜厚0.5μmのGaNエピタキシャル成長層306が、GaNエピタキシャル成長層305の上に連続的に成長する。

【0042】(ヘ) 第4工程：そして、セブタ温度を500℃まで下げ、この温度において、石英製の反応容器21内に、ガス導入管25から水素を導入し、ガスエッチングをする。このガスエッチングは、InGaN

エピタキシャル成長層304のみを選択的にエッチングするので、図4(a)に示すように、InGaNエピタキシャル成長層304のみに対してサイド・エッチングが進行する。このInGaNエピタキシャル成長層304のガスエッチングは、InGaNエピタキシャル成長層304が完全に消失するまで行う必要は無く、ある程度サイド・エッチングが進行した段階で止めて良い。そして、サイド・エッチングが進行した積層体を室温まで下げるとき、熱歪みにより、図4(e)に示すように、GaNエピタキシャル成長層305及びGaNエピタキシャル成長層306からなる積層体と、GaNエピタキシャル成長層303より下のサファイア基板301までの積層体に剥離する。この剥離工程により、GaNエピタキシャル成長層305及びGaNエピタキシャル成長層306からなる積層体が、GaNエピタキシャル成長用基板(以下において「エピタキシャル基板」という。)401として得られる。

【0043】上記のような、本発明のGaNエピタキシャル成長用基板の製造方法によれば、MOCVD法で比較的遅い成長速度でGaN単結晶薄膜303をエピタキシャル成長させた後に、InGaN単結晶薄膜304のエピタキシャル成長を行い、その上に高速でGaN単結晶薄膜305をエピタキシャル成長しているので、GaN単結晶薄膜305は、一度形成されてしまった微小穴を埋め込んで成長し、表面が平坦化する。つまり、本発明のGaNエピタキシャル成長用基板の製造方法によれば、結晶の完全性が高く、表面モフォロジーの優れたGaNエピタキシャル基板401が簡単に製造出来る。

【0044】更に、熱歪みにより、簡単にGaNエピタキシャル成長層305及びGaNエピタキシャル成長層306からなる積層体と、GaNエピタキシャル成長層303より下のサファイア基板301までの積層体に剥離するので、GaNエピタキシャル基板401を得るために、堅いサファイア基板301を研磨する必要も無い。サファイア基板301は、モース堅さ9であるので、研磨に非常に長時間を要する。即ち、サファイア基板301を研磨して、GaNエピタキシャル成長用基板を得るのに比して、遙かに短時間で、GaNエピタキシャル基板401が得られるので、生産性が高い。

【0045】次に、AlGaN/GaNエピタキシャル成長用基板の製造方法を、図5及び図6を用いて説明する。前処理工程、第1工程及び第2工程までは、前述のGaNエピタキシャル成長用基板の製造方法と全く同じなので、重複した記載を省略し、第3工程以降を説明する。

【0046】(イ) 第3工程：即ち、図5(a)に示すように、第2工程において、GaNエピタキシャル成長層303の上に、InGaNエピタキシャル成長層304を成長させた後、TM1、TMG、HC1の供給を止め、NH<sub>3</sub>は流したままでセブタ温度を1000

℃まで上昇させる。サセプタ温度が安定してから、HClガスをHClガス供給管23から導入し、液体ガリウム29と反応させてGaNとして供給することで、約 $50\mu\text{m}/\text{h}$ の成長速度で、GaNエピタキシャル成長層305を成長する。この結果、図5(b)に示すように、InGaNエピタキシャル成長層304の上に、膜厚 $80\mu\text{m}$ のGaNエピタキシャル成長層305が得ら

$$0.3 > x \geq 0.05$$

程度に選定すれば良い。この範囲内の組成xであれば、以下の工程での気相エッティングにおけるInGaNエピタキシャル成長層304とのエッティング選択比が十分大きくなり、しかも、ヘテロ接合に起因する格子歪みも小さく出来るからである。この結果、図5(b)に示すように、膜厚 $10\mu\text{m}$ のAlGaNエピタキシャル成長層316が、GaNエピタキシャル成長層305の上に連続的に成長する。

【0047】(ロ) 第4工程：そして、サセプタ温度を $700^{\circ}\text{C}$ まで下げ、この温度において、石英製の反応容器21内に、ガス導入管25から水素を導入し、気相エッティングを行う。このガスエッティングは、InGaNエピタキシャル成長層304のみを選択的にエッティングするので、図6(c)に示すように、InGaNエピタキシャル成長層のみに対してサイド・エッティングが進行する。このInGaNエピタキシャル成長層304のガスエッティングは、InGaNエピタキシャル成長層304が完全に消失するまで行う必要は無く、ある程度サイド・エッティングが進行した段階で止めて良い。そして、サイド・エッティングが進行した積層体を室温まで下げるとき、熱歪みにより、図6(d)に示すように、GaNエピタキシャル成長層305及びAlGaNエピタキシャル成長層316からなる積層体と、GaNエピタキシャル成長層303より下のサファイア基板301までの積層体に剥離する。この剥離工程により、GaNエピタキシャル成長層305及びAlGaNエピタキシャル成長層316からなる積層体が、AlGaN/GaNエピタキシャル成長用基板（以下において「AlGaN/GaNエピタキシャル基板」という。）411として得られる。

【0048】上記のような、本発明のAlGaN/GaNエピタキシャル成長用基板の製造方法によれば、MOCVD法で比較的遅い成長速度でGaN単結晶薄膜303をエピタキシャル成長させた後に、InGaN単結晶薄膜304のエピタキシャル成長を行い、その上に高速でGaN単結晶薄膜305をエピタキシャル成長しているので、GaN単結晶薄膜305は、一度形成されてしまった微小穴を埋め込んで成長し、表面が平坦化する。特に、上述したように、エピタキシャル成長層の表面に観察される六角形の微小穴の大きさが、AlGaNエピタキシャル成長層316のエピタキシャル成長を行うことにより、Alを含まないGaNエピタキシャル成長層

れる。その後、液体ガリウムに供給していたHClガスは流量を減らし、ガス供給管24からTMAと減らした量のHClガスを供給することで、約 $40\mu\text{m}/\text{h}$ の成長速度で、AlGaNエピタキシャル成長層316を成長させる。ここで、 $\text{Al}_x\text{Ga}_{1-x}\text{N}$ エピタキシャル成長層316のAlの組成xは、

$$\dots\dots (2)$$

306の場合に比し、極めて小さくなり、更に良好な平坦性が得られる。つまり、本発明のAlGaN/GaNエピタキシャル成長用基板の製造方法によれば、結晶の完全性が高く、表面モフォロジーの優れたAlGaN/GaNエピタキシャル基板411が短時間に、効率よく製造出来る。

【0049】又、最上層がAlGaNエピタキシャル成長層316であるので、第4工程の気相エッティング時において、AlGaNエピタキシャル成長層316のエッティング速度に対するInGaNエピタキシャル成長層304のエッティング速度で定義される「エッティング選択比」を2400倍程度の大きな値にすることができる（Alの組成x=0.1の場合）。一方、図4(d)の場合の、最上層が、GaNエピタキシャル成長層306の場合は、InGaNエピタキシャル成長層304のエッティング速度のGaNエピタキシャル成長層306のエッティング速度に対するエッティング選択比は40倍程度であるので、十分に大きな選択比であることが分かる。つまり、過剰な気相エッティングが許容されるので、十分な気相エッティングにより、図6(a)に示す剥離部の切り込みを深くすることが可能である。このため、その後の熱歪みによる剥離が容易になる。こうして、熱歪みにより、簡単にGaNエピタキシャル成長層305及びAlGaNエピタキシャル成長層316からなる積層体と、GaNエピタキシャル成長層303より下のサファイア基板301までの積層体に剥離するので、AlGaN/GaNエピタキシャル基板411を得るために、堅いサファイア基板301を研磨する必要も無い。即ち、サファイア基板301を研磨して、AlGaN/GaNエピタキシャル成長用基板を得るのに比して、遙かに短時間で、AlGaN/GaNエピタキシャル基板411が得られるので、生産性が高い。

【0050】上記のAlGaN/GaNエピタキシャル成長用基板は、GaNエピタキシャル成長層305の上層がAlGaNエピタキシャル成長層316の積層構造であった。GaNエピタキシャル成長層305の部分も、AlGaNエピタキシャル成長層にても良い。即ち、エピタキシャル成長用基板として剥離される部分の全部が、AlGaNエピタキシャル成長層である場合について、図7を用いて説明する。前処理工程、第1工程及び第2工程は、前述のGaNエピタキシャル成長用基板の製造方法と重複するので、その記載を省略し、

第3工程から説明する。

【0051】(イ) 第3工程: 第2工程でGaNエピタキシャル成長層303の上にInGaNエピタキシャル成長層304を成長後、TMI、TMG、HC1の供給を止める。そして、NH<sub>3</sub>は流したままでサセプタ温度を1000℃まで上昇させる。サセプタ温度が安定してから、TMAをガス供給管24から導入する。更に、HC1ガスをHC1ガス供給管23から導入し、液体ガリウム29と反応させてGaNC1として供給することで、約20μm/hの成長速度で、AlGaNエピタキシャル成長層315を成長する。この結果、InGaNエピタキシャル成長層304の上に、膜厚80μmのAlGaNエピタキシャル成長層315が得られる。その後、液体ガリウムに供給していたHC1ガスは流量を減らし、ガス供給管24からTMAと減らした量のHC1ガスを供給することで、約10μm/hの成長速度で、AlGaNエピタキシャル成長層316を成長させる。この結果、膜厚10μmのAlGaNエピタキシャル成長層316が、AlGaNエピタキシャル成長層315の上に連続的に成長する(図示省略)。なお、ここで、Al<sub>x</sub>G<sub>1-x</sub>Nエピタキシャル成長層316のAlの組成xは、上記(2)式で示される範囲程度に選定することが好ましい。

【0052】(ロ) 第4工程: そして、サセプタ温度を700℃まで下げ、この温度において、石英製の反応容器21内に、ガス導入管25から水素を導入し、気相エッティングを行う。このガスエッティングは、InGaNエピタキシャル成長層304のみを選択的にエッティングするので、図7(a)に示すように、InGaNエピタキシャル成長層のみに対してサイド・エッティングが進行する。このInGaNエピタキシャル成長層304のガスエッティングは、InGaNエピタキシャル成長層304が完全に消失するまで行う必要は無く、ある程度サイド・エッティングが進行した段階で止めて良い。そして、サイド・エッティングが進行した積層体を室温まで下げるとき、熱歪みにより、図7(b)に示すように、AlGaNエピタキシャル成長層315及びAlGaNエピタキシャル成長層316からなる積層体と、GaNエピタキシャル成長層303より下のサファイア基板301までの積層体に剥離する。この剥離工程により、AlGaNエピタキシャル成長層315及びAlGaNエピタキシャル成長層316からなる積層体が、AlGaNエピタキシャル成長用基板(以下において「AlGaNエピタキシャル基板」という。)421として得られる。

【0053】上記のような、本発明のAlGaNエピタキシャル成長用基板の製造方法によれば、MOCVD法で比較的遅い成長速度(典型的には2μm/h程度)でGaN単結晶薄膜303をエピタキシャル成長させた後に、InGaN単結晶薄膜304のエピタキシャル成長を行い、その上に高速でAlGaN単結晶薄膜315を

エピタキシャル成長しているので、AlGaN単結晶薄膜315は、一度形成されてしまった微小穴を埋め込んで成長し、表面が平坦化する。特に、エピタキシャル成長層の表面に観察される六角形の微小穴の大きさが、AlGaNエピタキシャル成長層315, 316のエピタキシャル成長を行うことにより、Alを含まないGaNエピタキシャル成長層305, 306の場合に比し、極めて小さくなり、極めて良好な平坦性が得られる。つまり、本発明のAlGaNエピタキシャル成長用基板の製造方法によれば、結晶の完全性が高く、表面モフォロジーの優れたAlGaNエピタキシャル基板421が簡単に製造出来る。

【0054】更に、熱歪みにより、簡単にAlGaNエピタキシャル成長層315及びAlGaNエピタキシャル成長層316からなる積層体と、GaNエピタキシャル成長層303より下のサファイア基板301までの積層体に剥離するので、AlGaNエピタキシャル基板421を得るために、堅いサファイア基板301を研磨する必要も無く、遙かに短時間で、AlGaNエピタキシャル基板421が得られるので、生産性が高い。特に、AlGaNエピタキシャル成長層315及び316を用いているので、第4工程の気相エッティング時において、AlGaNエピタキシャル成長層315, 316のエッティング速度に対するInGaNエピタキシャル成長層304のエッティング速度で定義される「エッティング選択比」が2400倍程度の大きな値にすることが出来るので、十分な気相エッティングにより、図7(a)に示す剥離部の切り込みを深くすることが可能である。このため、その後の熱歪みによる剥離が容易になる。

【0055】(第1の実施の形態: 半導体レーザの製造方法) 次に、このようにして得られたGaNエピタキシャル基板401を用いた本発明の第1の実施の形態に係る半導体装置の製造方法として、青色半導体レーザの製造方法を例に説明する。

【0056】先ず、本発明の第1の実施の形態に係る半導体装置の製造方法が対象としている青色半導体レーザのデバイス構造について簡単に説明する。この青色半導体レーザは、図9(d)に示すように、GaNエピタキシャル基板401の上に、n型GaNエピタキシャル成長層402、n型AlGaNエピタキシャル成長層403、n型GaNエピタキシャル成長層404、MQW活性層405、p型AlGaNエピタキシャル成長層406、p型GaNエピタキシャル成長層407、p型AlGaNエピタキシャル成長層408、p型GaNエピタキシャル成長層409、n型GaNエピタキシャル成長層410、p型GaNエピタキシャル成長層51、p型GaNエピタキシャル成長層52を、この順に堆積した構造を基礎としている。図9(d)に示すように、n型GaNエピタキシャル成長層410を貫通し、p型GaNエピタキシャル成長層409に達する凹部が設けら

れ、この凹部で分割された二つのn型GaNエピタキシャル成長層410が電流ブロック層を構成している。従って、p型GaNエピタキシャル成長層409の凹部の部分のみを介して電流が流れ、MQW活性層405において、効率よくレーザ発振するように構成されている。MQW活性層405の両側をクラッド層となるn型AlGaNエピタキシャル成長層403及びp型AlGaNエピタキシャル成長層408で挟んだダブルヘテロ構造により、キャリアを閉じ込めている。最上層のp型GaNエピタキシャル成長層52は、高不純物密度のオーミックコンタクト層であり、p型GaNエピタキシャル成長層52には、アノード電極71がオーミック接触するように形成されている。又、p型GaNエピタキシャル成長層52からn型GaNエピタキシャル成長層402に達するカソード電極取り出し用溝が形成され、このカソード電極取り出し用溝の底部に露出したn型GaNエピタキシャル成長層402にカソード電極72が、オーミック接触するように形成されている。従って、n型GaNエピタキシャル成長層402は、高不純物密度のオーミックコンタクト層である。

【0057】図9(d)に示す本発明の第1の実施の形態に係る青色半導体レーザは、以下に示すような工程で製造することが可能である。この、青色半導体レーザの基礎となる多層構造の連続エピタキシャル成長層は、図2に示すようなMOCVD装置を用いて成長する。

【0058】(イ)先ず、図2に示すようなMOCVD装置のガス導入管31から水素、窒素、及びNH<sub>3</sub>を供給しながら高周波(RF)加熱コイル32に通電を開始し、サセプタ33の上に置いたGaNエピタキシャル基板401を加熱し、サセプタ温度が1150℃になるように調整する。次いで、TMGと水素で希釈したSiH<sub>4</sub>の供給を開始し、珪素(Si)添加のn型GaNエピタキシャル成長層402を、図8(a)に示すように、GaNエピタキシャル基板401の上に膜厚4μmで成長する。その後、TMAを追加供給することによって、珪素添加のn型AlGaNエピタキシャル成長層403を、n型GaNエピタキシャル成長層402の上に、0.8μm成長する。TMAの供給を停止して引き続いてn型GaNエピタキシャル成長層404を、n型AlGaNエピタキシャル成長層403の上に、0.1μm成長する。

【0059】(ロ)そして、TMG、SiH<sub>4</sub>の供給を停止した後、サセプタ温度を800℃まで下げ、サセプタ温度が安定するまで待つ。サセプタ温度が、800℃に安定してから、TMGとTMIを供給し、もう1系統ずつ用意したTMGとTMIのラインを用いて4ペアのInGaN量子井戸(QW)構造からなる活性層(以下において「MQW活性層」という。)405を、図8(a)に示すように堆積する。MQW活性層405は、量子井戸層としてIn組成14%で、厚さ3.5nmの

InGaNエピタキシャル成長層、量子障壁層としてIn組成3%で厚さ7nmのInGaNエピタキシャル成長層を用い、これらのエピタキシャル成長層を周期的に交互に堆積して形成する。

【0060】(ハ)TMIとTMGの供給を停止してから、サセプタ温度を1150℃に戻す。サセプタ温度が1150℃に安定してから、TMG、TMA及びCp<sub>2</sub>Mgを供給して、マグネシウム(Mg)添加のp型AlGaNエピタキシャル成長層406を、MQW活性層405の上に、0.04μm成長させる。続いてTMAを切り、p型GaNエピタキシャル成長層407を、p型AlGaNエピタキシャル成長層406の上に、0.1μm成長させる。再度TMAを追加供給してp型AlGaNエピタキシャル成長層408を、p型GaNエピタキシャル成長層407の上に0.8μm成長させる。続いて、TMAの供給を停止してそのままマグネシウム添加のp型GaNエピタキシャル成長層409を、p型AlGaNエピタキシャル成長層408の上に、1μm成長させる。その後、Cp<sub>2</sub>Mgの供給を停止すると同時に水素で希釈したSiH<sub>4</sub>ガスを供給してn型のGaNエピタキシャル成長層410を、p型GaNエピタキシャル成長層409の上に、0.1μm成長する。

【0061】(ニ)その後、TMGとSiH<sub>4</sub>ガスの供給を停止し、高周波加熱コイル32への通電を停止する。サセプタ温度が350℃まで下がったところで、NH<sub>3</sub>の供給を停止する。以上のようにして、図8(a)に示すような多層構造の連続エピタキシャル成長層が得られる。この得られた連続エピタキシャル成長層の上に、図示を省略したシリコン酸化膜(SiO<sub>2</sub>膜)を、CVD法で堆積する。そして、フォトリソグラフィ法及びテトラフルオロメタン(CF<sub>4</sub>)等のエッチング用ガスを用いた反応性イオンエッティング(RIE)により、SiO<sub>2</sub>膜をバターニングし、n型のGaNエピタキシャル成長層410のエッティング用マスクを形成する。そして、このエッティング用マスク(SiO<sub>2</sub>マスク)を用いて、例えば、塩素(Cl<sub>2</sub>)や、これに三塩化硼素(BCl<sub>3</sub>)を加えたガスをエッティング用ガスとして用いたRIEにより、連続エピタキシャル成長層をエッティングする。このRIEは、n型GaNエピタキシャル成長層410を貫通し、p型GaNエピタキシャル成長層409に、図8(b)に示すような凹部が形成されるまで掘る。

【0062】(ホ)凹部形成に用いたSiO<sub>2</sub>マスクを、弗化アンモニウム(NH<sub>4</sub>F)水溶液からなるSiO<sub>2</sub>エッティング液で取り除く。そして、もう一度、連続エピタキシャル成長層が堆積されたGaNエピタキシャル基板401を、図2に示すMOCVD装置の中に導入する。このときも、NH<sub>3</sub>を流したままで高周波加熱コイル32による加熱を開始して、1150℃で安定したところで、表面処理をする。そして、サセプタ温度11

50°Cにおいて、TMGとCp2Mgを供給し、p型GaNエピタキシャル成長層51を成長させる。但しこのp型GaNエピタキシャル成長層51成長時のCp2Mg量は、先に成長したp型GaNエピタキシャル成長層409の時と同じ量とし、1μmの成長により、先ず掘った凹部を埋める。このp型GaNエピタキシャル成長層51の上に、図8(b)に示すように、更に、Cp2Mgを急に3倍の量に増やしたp型GaNエピタキシャル成長層52を成長させる。その後、TMGの供給を停止し、高周波加熱コイル32への通電を停止する。サセプタ温度が850°Cまで下がったところで、NH<sub>3</sub>の供給を停止する。この後、更にサセプタ温度が室温近傍まで下がったところで、連続エピタキシャル成長層が堆積されたGaNエピタキシャル基板401を、MO-CVD装置から取り出し、最表面となるp型GaNエピタキシャル成長層52の表面状態を肉眼及び光学顕微鏡で詳細観察する。この肉眼及び光学顕微鏡による詳細観察では、p型GaNエピタキシャル成長層52の表面には、穴やうねり等の特徴的な模様等は観察されなかった。更に、連続エピタキシャル成長層が堆積されたGaNエピタキシャル基板401の周辺部の一部を切断し、その切断面を走査型電子顕微鏡(SEM)を用いて観察する。この断面SEM観察により、p型GaNエピタキシャル成長層52の最表面から、n型GaNエピタキシャル成長層402までの距離を測定する。

【0063】(ヘ) 次に、連続エピタキシャル成長層の最上層のp型GaNエピタキシャル成長層52上に、SiO<sub>2</sub>膜61を、CVD法で堆積する。そして、フォトリソグラフィ法及びRIEにより、SiO<sub>2</sub>膜61をパターニングし、図9(c)に示すように、連続エピタキシャル成長層にカソード電極取り出し用溝を形成するためのエッティング用マスク61を形成する。そして、先に、断面SEM観察により確認したp型GaNエピタキシャル成長層52からn型GaNエピタキシャル成長層402までの厚さを基にして、カソード電極取り出し用溝のエッティング条件を決定する。SiO<sub>2</sub>膜マスク61を用いたRIEによって、図9(c)に示すように、n型GaNエピタキシャル成長層402が露出するまで掘る。このRIEは、例えば、Cl<sub>2</sub>や、これにBCl<sub>3</sub>を加えたエッティングガスなどを用いて行けば良い。

【0064】(ト) 次に、エッティング用マスク61としてのSiO<sub>2</sub>膜61を残したまま、全面にn型GaNエピタキシャル成長層402に対するカソード電極72用の金属薄膜としてチタン(Ti)を20nm、金(Au)を400nmを、周知の真空蒸着法やスパッタ法などを用いて堆積する。この後、SiO<sub>2</sub>膜61を、NH<sub>4</sub>F水溶液等のSiO<sub>2</sub>エッティング液で除去する。この結果、図9(d)に示すように、いわゆるリフトオフ工程により、カソード電極取り出し用溝の底部のみに、選択的にカソード電極72がパターニングされる。n型G

aNエピタキシャル成長層402へのカソード電極72の金属材料としては、Ti、Auの他に、Al、Inの単層、或いはTiやAuを含めた積層構造や合金も可能である。その後、新たなSiO<sub>2</sub>膜をCVD法で堆積する。そして、フォトリソグラフィ法及びCF<sub>4</sub>等のエッティング用ガスを用いたRIEにより、この新たなSiO<sub>2</sub>膜をバターニングし、p型GaNエピタキシャル成長層52の上部が露出するよう、新たなSiO<sub>2</sub>膜の一部に開口部を形成する。そして、p型GaNエピタキシャル成長層52に対するアノード電極71用の金属薄膜として、ニッケル(Ni)を20nm、Auを400nm、真空蒸着法やスパッタ法などを用いて堆積する。p型GaNエピタキシャル成長層52へのアノード電極71用の金属材料としては、Ni/Auの積層構造の他に、パラジウム(Pd)、Ti、白金(Pt)、Inの単層、或いはNiやAuを含めた積層構造、合金でも可能である。この後、SiO<sub>2</sub>膜を、除去(リフトオフ)すれば、p型GaNエピタキシャル成長層52の頂部の一部のみに、図9(d)に示すように、アノード電極71がバターニングされる。この後800°Cで5分間、若しくは700°Cで20分間程度、窒素雰囲気中で熱処理を行うことでカソード電極72、アノード電極71共に、良好なオーム特性が得られる。

【0065】以上のような本発明の実施の形態に係る半導体装置の製造方法により得られた半導体レーザは、70°Cで特性の測定を実施したところ、5mWの電力負荷条件で連続発振していることが確認出来た。この状態で寿命試験を続行し、動作電流が2倍になるまでの寿命を測定した。寿命を測定した素子は全数で230個であったが、5000時間の寿命を示した素子は212個であった。

【0066】一方、本発明の実施の形態に係る半導体装置の製造方法を用いない方法で作成した半導体レーザは1枚のサファイア基板上に数多く作成された素子の内、連続発振する素子は30個だけであった。又、その時5V、20mAで室温にて連続発振していたが、5000時間の寿命を持つ素子は無かった。従って、本発明の実施の形態に係る半導体装置の製造方法は、従来の半導体装置の製造方法に比べると格段の進歩であることが確認出来た。

【0067】このように本発明の実施の形態に係る半導体装置の製造方法によれば、半導体レーザの動作寿命を飛躍的に向上させることが出来る事が分かる。更に、GaNエピタキシャル基板401面内での特性分布も頗著な特徴が見られず、素子の歩留りが高くなることに大きく寄与していることも同時に確かめられた。MQW活性層405付近の断面をSEM観察を実施したが、観察した範囲内には図13に見られたような、欠陥に起因するファセット成長を起こしたような部分は見られなかつた。

【0068】次に、AlGaN/GaNエピタキシャル基板411を用いた本発明の第1の実施の形態の変形例(第1の変形例)に係る半導体装置(青色半導体レーザ)の製造方法を説明する。図10(b)に示す本発明の第1の実施の形態の第1の変形例に係る青色半導体レーザは、既に説明した図8(a)~図9(d)と同様な工程で製造することが可能である。

【0069】(イ)先ず、図2に示すMOCVD装置のガス導入管31から水素、窒素、及びNH<sub>3</sub>を供給しながらRF加熱コイル32に通電を開始し、サセプタ33の上に置いたAlGaN/GaNエピタキシャル基板411を加熱し、サセプタ温度が1150℃になるように調整する。次いで、TMGとSiH<sub>4</sub>の供給を開始し、Si添加のn型GaNエピタキシャル成長層402を、AlGaN/GaNエピタキシャル基板411の上に成長する。その後、TMAを追加供給することによって、Si添加のn型AlGaNエピタキシャル成長層403を、n型GaNエピタキシャル成長層402の上に成長する。TMAの供給を停止して引き続いてn型GaNエピタキシャル成長層404を、n型AlGaNエピタキシャル成長層403の上に成長する。そして、TMG、SiH<sub>4</sub>の供給を停止した後、サセプタ温度を800℃まで下げ、サセプタ温度が安定するまで待つ。サセプタ温度が、800℃に安定してから、TMGとTM1を供給し、もう1系統ずつ用意したTMGとTM1のラインを用いて4ペアのInGaNのMQW活性層405を堆積する。TM1とTMGの供給を停止してから、サセプタ温度を1150℃に戻す。サセプタ温度が1150℃に安定してから、TMG、TMA及びCpzMgを供給して、Mg添加のp型AlGaNエピタキシャル成長層406を、MQW活性層405の上に成長させる。続いてTMAを切り、p型GaNエピタキシャル成長層407を、p型AlGaNエピタキシャル成長層406の上に成長させる。再度TMAを追加供給してp型AlGaNエピタキシャル成長層408を、p型GaNエピタキシャル成長層407の上に成長させる。続いて、TMAの供給を停止してそのままMg添加のp型GaNエピタキシャル成長層409を、p型AlGaNエピタキシャル成長層408の上に成長させる。その後、CpzMgの供給を停止すると同時にSiH<sub>4</sub>ガスを供給してn型のGaNエピタキシャル成長層410を、p型GaNエピタキシャル成長層409の上に成長する。その後、TMGとSiH<sub>4</sub>ガスの供給を停止し、RF加熱コイル32への通電を停止する。サセプタ温度が350℃まで下がったところで、NH<sub>3</sub>の供給を停止する。以上のようにして、図10(a)に示すような多層構造の連続エピタキシャル成長層が得られる。

【0070】(ロ)次に、図10(a)に示す連続エピタキシャル成長層の上に、図示を省略したSiO<sub>2</sub>膜を堆積する。そして、SiO<sub>2</sub>膜をバーニングし、n型

のGaNエピタキシャル成長層410のエッティング用マスクを形成する。そして、このエッティング用マスク(SiO<sub>2</sub>マスク)を用いて、例えば、RIEにより、連続エピタキシャル成長層をエッティングする。このRIEは、n型GaNエピタキシャル成長層410を貫通し、p型GaNエピタキシャル成長層409に、凹部が形成されるまで掘る。凹部形成に用いたSiO<sub>2</sub>マスクを、SiO<sub>2</sub>エッティング液で取り除く。そして、もう一度、連続エピタキシャル成長層が堆積されたAlGaN/GaNエピタキシャル基板411を、図2に示すMOCVD装置の中に導入する。このときも、NH<sub>3</sub>を流したままでRF加熱コイル32による加熱を開始して、1150℃で安定したところで、表面処理をする。そして、サセプタ温度1150℃において、TMGとCpzMgを供給し、p型GaNエピタキシャル成長層51を成長させる。但しこのp型GaNエピタキシャル成長層51成長時のCpzMg量は、先に成長したp型GaNエピタキシャル成長層409の時と同じ量とし、1μmの成長により、先ず掘った凹部を埋める。このp型GaNエピタキシャル成長層51の上に、更に、CpzMgを急に3倍の量に増やしたp型GaNエピタキシャル成長層52を成長させる。その後、TMGの供給を停止し、RF加熱コイル32への通電を停止する。サセプタ温度が850℃まで下がったところで、NH<sub>3</sub>の供給を停止する。この後、更にサセプタ温度が室温近傍まで下がったところで、連続エピタキシャル成長層が堆積されたAlGaN/GaNエピタキシャル基板411を、MOCVD装置から取り出し、連続エピタキシャル成長層が堆積されたAlGaN/GaNエピタキシャル基板411の周辺部の一部を切断し、その切断面をSEM観察する。この断面SEM観察により、p型GaNエピタキシャル成長層52の最表面から、n型GaNエピタキシャル成長層402までの距離を測定する。

【0071】(ハ)次に、連続エピタキシャル成長層の最上層のp型GaNエピタキシャル成長層52上に、SiO<sub>2</sub>膜61を堆積する。そして、SiO<sub>2</sub>膜61をバーニングし、連続エピタキシャル成長層にカソード電極取り出し用溝を形成するためのエッティング用マスク61を形成する。そして、先に、断面SEM観察により確認したp型GaNエピタキシャル成長層52からn型GaNエピタキシャル成長層402までの厚さを基にして、カソード電極取り出し用溝のエッティング条件を決定する。SiO<sub>2</sub>膜マスク61を用いたRIEによって、n型GaNエピタキシャル成長層402が露出するまで掘る。次に、エッティング用マスク61としてのSiO<sub>2</sub>膜61を残したまま、全面にn型GaNエピタキシャル成長層402に対するカソード電極72用の金属薄膜としてTi/Auを堆積する。この後、SiO<sub>2</sub>膜61をSiO<sub>2</sub>エッティング液で除去する。この結果、図10(b)に示すように、カソード電極取り出し用溝の底部

のみに、選択的にカソード電極72がパターニングされる。その後、新たなSiO<sub>2</sub>膜を堆積する。そして、この新たなSiO<sub>2</sub>膜をパターニングし、p型GaNエピタキシャル成長層52の上部が露出するように、新たなSiO<sub>2</sub>膜の一部に開口部を形成する。そして、p型GaNエピタキシャル成長層52に対するアノード電極71用の金属薄膜として、Ni/Auを堆積する。この後、SiO<sub>2</sub>膜を、除去（リフトオフ）すれば、p型GaNエピタキシャル成長層52の頂部の一部のみに、図10（b）に示すように、アノード電極71がパターニングされる。この後800°Cで5分間、若しくは700°Cで20分間程度、窒素雰囲気中で熱処理を行うことでカソード電極72、アノード電極71共に、良好なオーミック電極特性が得られる。

【0072】以上のような本発明の第1の実施の形態の第1の変形例に係る半導体装置の製造方法により、半導体レーザの動作寿命を飛躍的に向上させることができ。更に、AlGaN/GaNエピタキシャル基板411面内での特性分布も頗著な特徴が見られず、素子の歩留りが高くなることに大きく寄与していることも同時に確かめられた。MQW活性層405付近の断面をSEM観察を実施したが、観察した範囲内には図13に見られたような、欠陥に起因するファセット成長を起こしたような部分は見られなかった。特に、AlGaN/GaNエピタキシャル基板411の最上層にAlGaN層が存在するので、その上に多層エピタキシャル成長した結晶の格子歪みが緩和され、良好な結晶性が達成され、半導体レーザの動作寿命が飛躍的に向上している。

【0073】次に、AlGaNエピタキシャル基板421を用いた本発明の第1の実施の形態の他の変形例（第2の変形例）に係る半導体装置（青色半導体レーザ）の製造方法を説明する。図11（b）に示す本発明の第1の実施の形態の第2の変形例に係る青色半導体レーザも、第1の変形例と同様に、既に説明した図8（a）～図9（d）と類似な工程で製造することが可能である。

【0074】（イ）先ず、図2に示すMOCVD装置のサセプタ33の上に置いたAlGaNエピタキシャル基板421を加熱し、サセプタ温度が1150°Cにおいて、TMGとSiH<sub>4</sub>の供給を開始し、n型GaNエピタキシャル成長層402を、AlGaNエピタキシャル基板421の上に成長する。その後、TMAを追加供給することによって、n型AlGaNエピタキシャル成長層403を、n型GaNエピタキシャル成長層402の上に成長する。TMAの供給を停止してn型GaNエピタキシャル成長層404を、n型AlGaNエピタキシャル成長層403の上に成長する。そして、TMG、SiH<sub>4</sub>の供給を停止した後、サセプタ温度を800°Cまで下げ、TMGとTMIのラインを用いてInGaNのMQW活性層405を堆積する。TMIとTMGの供給を停止してから、サセプタ温度を1150°Cに戻し、T

MG、TMA及びCpzMgを供給して、p型AlGaNエピタキシャル成長層406を、MQW活性層405の上に成長させる。続いてTMAを切り、p型GaNエピタキシャル成長層407を、p型AlGaNエピタキシャル成長層406の上に成長させる。再度TMAを追加供給してp型AlGaNエピタキシャル成長層408を、p型GaNエピタキシャル成長層407の上に成長させる。続いて、TMAの供給を停止してそのままp型GaNエピタキシャル成長層409を、p型AlGaNエピタキシャル成長層408の上に成長させる。その後、CpzMgの供給を停止すると同時にSiH<sub>4</sub>ガスを供給して、n型のGaNエピタキシャル成長層410を、p型GaNエピタキシャル成長層409の上に成長する。その後、TMGとSiH<sub>4</sub>ガスの供給を停止し、サセプタ温度が350°Cまで下がったところで、NH<sub>3</sub>の供給を停止する。以上のようにして、図11（a）に示すような多層構造の連続エピタキシャル成長層が得られる。

【0075】（ロ）次に、図11（a）に示す連続エピタキシャル成長層の上に、SiO<sub>2</sub>膜を堆積する。そして、SiO<sub>2</sub>膜をパターニングし、n型のGaNエピタキシャル成長層410のエッチング用マスクを形成する。そして、このエッチング用マスクを用いて、連続エピタキシャル成長層をエッチングする。このエッチングは、n型GaNエピタキシャル成長層410を貫通し、p型GaNエピタキシャル成長層409に、凹部が形成されるまで掘る。凹部形成に用いたSiO<sub>2</sub>マスクを、SiO<sub>2</sub>エッチング液で取り除く。そして、もう一度、連続エピタキシャル成長層が堆積されたAlGaNエピタキシャル基板421をMOCVD装置の中に導入する。そして、サセプタ温度1150°Cにおいて、TMGとCpzMgを供給し、p型GaNエピタキシャル成長層51を成長させ、掘った凹部を埋める。このp型GaNエピタキシャル成長層51の上に、更に、p型GaNエピタキシャル成長層52を成長させる。その後、TMGの供給を停止し、サセプタ温度が850°Cまで下がったところで、NH<sub>3</sub>の供給を停止する。この後、更にサセプタ温度が室温近傍まで下がったところで、連続エピタキシャル成長層が堆積されたAlGaNエピタキシャル基板421を、MOCVD装置から取り出す。

【0076】（ハ）次に、連続エピタキシャル成長層の最上層のp型GaNエピタキシャル成長層52上に、SiO<sub>2</sub>膜61を堆積する。そして、SiO<sub>2</sub>膜61をパターニングし、連続エピタキシャル成長層にカソード電極取り出し用溝を形成するためのエッチング用マスク61を形成する。そして、SiO<sub>2</sub>膜マスク61を用いたRIEによって、n型GaNエピタキシャル成長層402が露出するまで掘る。次に、エッチング用マスク61としてのSiO<sub>2</sub>膜61を残したまま、全面にn型GaNエピタキシャル成長層402に対するカソード電極7

2用の金属薄膜としてTi/Auを堆積する。この後、SiO<sub>2</sub>膜61をSiO<sub>2</sub>エッティング液で除去する。この結果、図11(b)に示すように、カソード電極取り出し用溝の底部のみに、選択的にカソード電極72がパターニングされる。その後、新たなSiO<sub>2</sub>膜を堆積する。そして、この新たなSiO<sub>2</sub>膜をパターニングし、p型GaNエピタキシャル成長層52の上部が露出するよう、新たなSiO<sub>2</sub>膜の一部に開口部を形成する。そして、p型GaNエピタキシャル成長層52に対するアノード電極71用の金属薄膜として、Ni/Auを堆積する。この後、SiO<sub>2</sub>膜を、除去(リフトオフ)すれば、p型GaNエピタキシャル成長層52の頂部の一部のみに、図11(b)に示すように、アノード電極71がパターニングされる。この後、窒素雰囲気中で熱処理を行うことでカソード電極72、アノード電極71と共に、良好なオーミック電極特性が得られる。

【0077】以上のような本発明の第1の実施の形態の第2の変形例に係る半導体装置の製造方法により、半導体レーザの動作寿命を飛躍的に向上させることができ。更に、AlGaNエピタキシャル基板421面内の特性分布も顕著な特徴が見られず、素子の歩留りが高くなることに大きく寄与していることも同時に確かめられた。MQW活性層405付近の断面をSEM観察を実施したが、観察した範囲内には図13に見られたような、欠陥に起因するファセット成長を起こしたような部分は見られなかった。特に、AlGaNエピタキシャル基板421を用いているため、その上に多層エピタキシャル成長した結晶の格子歪みが緩和され、良好な結晶性が達成されているので、半導体レーザの動作寿命が飛躍的に向上している。

【0078】(第2の実施の形態：半導体レーザの製造方法)図12は、本発明の第2の実施の形態に係る青色半導体レーザの構造を示す。本発明の半導体装置の製造方法は、従来技術のように、c面サファイア基板のような301絶縁性のバルク結晶基板を用いるのではなく、低比抵抗のGaNエピタキシャル基板401を用いることが出来る点に特徴がある。従って、図12に示すように、低比抵抗(高不純物密度)のGaNエピタキシャル基板401の裏面に直接、Ti/Au等のカソード電極72がオーミック接触されている。GaNエピタキシャル基板401は、図3(c)に示すエピタキシャル成長時に、Siを $7 \times 10^{17} \text{ cm}^{-3}$ 乃至 $2 \times 10^{19} \text{ cm}^{-3}$ 程度にドーピングしておけば良い。そして、この高不純物密度のGaNエピタキシャル基板401の上に、n型GaNエピタキシャル成長層402、n型AlGaNエピタキシャル成長層403、n型GaNエピタキシャル成長層404、MQW活性層405、p型AlGaNエピタキシャル成長層406、p型GaNエピタキシャル成長層407、p型AlGaNエピタキシャル成長層408、p型GaNエピタキシャル成長層409

9、n型GaNエピタキシャル成長層410、p型GaNエピタキシャル成長層51、p型GaNエピタキシャル成長層52をこの順に堆積した構造を基礎としている。図12に示すように、n型GaNエピタキシャル成長層410を貫通し、p型GaNエピタキシャル成長層409に達する凹部が設けられ、分割された二つの、n型GaNエピタキシャル成長層410が電流ブロック層を構成している。従って、p型GaNエピタキシャル成長層409の凹部の部分のみを介して電流が流れ、MQW活性層405において、効率よくレーザ発振するよう構成されている。MQW活性層405の両側をクラッド層となるn型AlGaNエピタキシャル成長層403及びp型AlGaNエピタキシャル成長層408で挟んだダブルヘテロ構造により、キャリアを閉じ込めている。最上層のp型GaNエピタキシャル成長層52は、高不純物密度のオーミックコンタクト層であり、p型GaNエピタキシャル成長層52には、Ni/Au等のアノード電極71がオーミック接触するように形成されている。図9と異なり、p型GaNエピタキシャル成長層52からn型GaNエピタキシャル成長層402に達するカソード電極取り出し用溝は不要である。従って、前述のような、エッティング用マスク61の形成工程や、このエッティング用マスク61を用いたRIE工程が省略され、製造工程が簡略化される。又、高不純物密度のGaNエピタキシャル基板401の裏面に直接、カソード電極72が形成されているので、1素子当たり1回のワイヤーボンディングで良いので、組み立て(アセンブル)工程が非常に簡略化される。又、1チップの上面にある電極取り出し用のコンタクト部は一つなので、高密度に集積化した回路の実現が容易である。

【0079】又、低比抵抗(高不純物密度)のAlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421の裏面に直接、Ti/Au等のカソード電極72をオーミック接触した構造の半導体レーザも容易に製造可能である。これらの低比抵抗のAlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421は、それぞれ、図6(c)及び図7(a)に示す積層体を得るためにエピタキシャル成長時に、Siを $7 \times 10^{17} \text{ cm}^{-3}$ 乃至 $2 \times 10^{19} \text{ cm}^{-3}$ 程度にドーピングしておけば、容易に得ることが可能である。

【0080】(第3の実施の形態：LEDの製造方法)第1及び第2の実施の形態の説明においては、半導体レーザの製造方法について説明したが、本発明の半導体装置の製造方法は、半導体レーザの製造方法に限定されるものでは無い。本発明の第3の実施の形態においては、青色LEDの製造方法を説明する。この本発明の第3の実施の形態に係る青色LEDの製造方法は、図3乃至図4に示した方法で用意したGaNエピタキシャル基板401の上に、MOCVD法で所定の半導体層を連続的にエ

ピタキシャル成長する技術を基礎としている。

【0081】(イ)先ず、図3乃至図4に示した方法で本発明のGaNエピタキシャル基板401を用意する。そして、図2に示すようなMOCVD装置を用い、このGaNエピタキシャル基板401の上に、図8(a)に示すように、n型GaNエピタキシャル成長層402、n型AlGaNエピタキシャル成長層403、n型GaNエピタキシャル成長層404、MQW活性層405、p型AlGaNエピタキシャル成長層406、p型GaNエピタキシャル成長層407、p型AlGaNエピタキシャル成長層408及びp型GaNエピタキシャル成長層409を、この順に連続的に成長する。上記の半導体レーザの製造方法と異なる点は、p型GaNエピタキシャル成長層409の上に、更に、n型GaNエピタキシャル成長層410を成長せず、連続エピタキシャル成長を終了する点である。即ち、予定の膜厚のp型GaNエピタキシャル成長層409が成長したら、TMGの供給を停止し、高周波加熱コイル32への通電を停止する。そして、サセプタ温度が850℃まで下がったところで、NH<sub>3</sub>の供給を停止する。この後、更にサセプタ温度が室温近傍まで下がったところで、連続エピタキシャル成長層が堆積されたGaNエピタキシャル基板401を、MOCVD装置から取り出す。そして、前述の実施の形態と同様に、連続エピタキシャル成長層が堆積されたGaNエピタキシャル基板401の周辺部の一部を切断し、その切断面をSEM観察する。この断面SEM観察により、p型GaNエピタキシャル成長層409の最表面から、n型GaNエピタキシャル成長層402までの距離を測定する。

【0082】(ロ)次に、連続エピタキシャル成長層の最上層のp型GaNエピタキシャル成長層409上に、アノード電極となる透明電極層を形成する。青色LEDの場合は、p型GaNエピタキシャル成長層409から、この面に垂直方向に光が取り出されるからである。具体的には、ITO(インジウム・ティン・オキサイド)と称せられる錫(Sn)添加した酸化インジウム膜、酸化錫(SnO<sub>2</sub>)膜のような金属の酸素膜を、CVD法、真空蒸着法やスパッタ法などを用いて堆積する。或いは、Au膜等の金属を5nm程度に、十分薄く形成して透明電極として用いても良い。そして、SiO<sub>2</sub>膜からなるエッチング用マスクを、透明電極層の上に形成する。そして、RIE法で、SiO<sub>2</sub>マスクを用いて、先ず透明電極層をバーニングする。更に、SiO<sub>2</sub>マスクと透明電極層とからなる多層マスクを用いて、先に、断面SEM観察により確認したp型GaNエピタキシャル成長層409からn型GaNエピタキシャル成長層402までの厚さを基にして、カソード電極を取り出し用溝を堀り、n型GaNエピタキシャル成長層402を露出させる。

【0083】(ハ)次に、エッチング用マスクを残した

まま、全面にn型GaNエピタキシャル成長層402に対するカソード電極用の金属薄膜としてTi/Au膜を、真空蒸着法やスパッタ法などを用いて堆積する。カソード電極は、特に透明電極である必要は無い。この後、SiO<sub>2</sub>膜を、NH<sub>4</sub>F水溶液等のSiO<sub>2</sub>エッチング液で除去する(リフトオフする)。この結果、カソード電極取り出し用溝の底部のみに、選択的にカソード電極がバーニングされる。その後、アノード電極となる透明電極層の周辺部に額縁状のNi/Au膜、Al膜等のアノード電極ボンディングパッド部を形成する。この後800℃で5分間、若しくは700℃で20分間程度、窒素雰囲気中で熱処理を行うことでカソード電極、アノード電極共に、良好なオーミック電極特性が得られる。

【0084】この後、300μm角のチップに切り出した後、所定のステム(パッケージ)にマウントし、カソード電極、アノード電極にボンディングすることにより、青色LEDが完成する。この青色LEDの発光特性を測定したところ、ピーク波長は480nmであり、出力は20mAにおいて15mWであった。この出力は、従来のサファイア基板をMOCVD法の基板とした製造方法で作成したLEDの60倍以上であった。

【0085】既に述べたように、本発明の半導体装置の製造方法は、絶縁性のバルク結晶基板を用いるのではなく、低比抵抗のGaNエピタキシャル基板401を用いることが出来る点に特徴がある。従って、図12と同様に、本発明の第3の実施の形態の青色LEDも、高不純物密度のGaNエピタキシャル基板401の裏面に直接、カソード電極72をオーミック接觸出来る。そして、この高不純物密度のGaNエピタキシャル基板401の上に、n型GaNエピタキシャル成長層402、n型AlGaNエピタキシャル成長層403、n型GaNエピタキシャル成長層404、MQW活性層405、p型AlGaNエピタキシャル成長層406、p型GaNエピタキシャル成長層407、p型AlGaNエピタキシャル成長層408及びp型GaNエピタキシャル成長層409をこの順に堆積した構造において、p型GaNエピタキシャル成長層409にアノード電極をオーミック接觸するように形成すれば、対向電極型の青色LEDが完成する。即ち、p型GaNエピタキシャル成長層409からn型GaNエピタキシャル成長層402に達するカソード電極取り出し用溝は不要である。従って、カソード電極取り出し用溝を形成するためのエッチング用マスクの形成工程や、このエッチング用マスクを用いたRIE工程が省略され、製造工程が簡略化される。更に、カソード電極取り出し用溝を形成しない分実効的な発光面積が増大し、高輝度化が可能となる。更に、高不純物密度のGaNエピタキシャル基板401の裏面に直接、カソード電極72が形成されているので、1素子当たり1回のワイヤーボンディングで良いので、組み立て

(アセンブル) 工程が簡略化される。又、1チップの上面にある電極取り出し用のコンタクト部は一つなので、高密度に集積化した回路の実現が容易である。

【0086】なお、本発明の第3の実施の形態において、GaNエピタキシャル基板401の代わりに、AlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421を用い、この上に、MOCVD法で所定の半導体層を連続的にエピタキシャル成長しても、同様な青色LEDが製造出来る。

【0087】(その他の実施の形態) このように、第1乃至第3実施の形態によって、本発明の半導体装置の製造方法について説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきでは無い。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。即ち、本発明の半導体装置の製造方法は、上述した半導体レーザやLED等の半導体発光素子に限定されるものでは無い。

【0088】例えば、図3乃至図4に示した方法で用意した本発明のGaNエピタキシャル基板401の上に、MOCVD法で、必要な半導体多層構造を連続的にエピタキシャル成長して形成することにより、MESFETやHEMT等の電子デバイスを製造することも出来る。

【0089】例えば、MESFETの場合は、前述したGaNエピタキシャル基板401、AlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421の上に、40nmのAlNエピタキシャル成長層、3μmのGaNエピタキシャル成長層、6nmのAlNエピタキシャル成長層、チャネル層となる100～250nmのGaNエピタキシャル成長層を順に堆積し、プロトン(H<sup>+</sup>)若しくはヘリウム(H<sup>e<sup>+</sup></sup>)を照射し素子分離領域を形成する。そして、フォトリソグラフィ及びRIEを用いて最上層のGaNエピタキシャル成長層に、Ti/Al層をパターニングし、500℃程度で熱処理し、ソース/ドレイン電極を形成する。更に、リフトオフ工程でAu等からなるショットキー・ゲート電極を形成すれば、MESFETが構成出来る。ショットキー・ゲート電極は、Al、Pt/Au等の金属を用いても良い。このような、GaNエピタキシャル基板401、AlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421を用いて製造したMESFETは、チャネル層の結晶性が良好なため、移動度が高い。従って、高い変換コンダクタンスg<sub>m</sub>を得ることが出来る。

【0090】HEMTの場合は、前述したGaNエピタキシャル基板401、AlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421の上に、2μmの真性(i型)GaNバッファ層をエピタキシャル成長し、この上に、20nmのn型GaNチャネル層、10nmのi型AlGaNスペーサ層、

15nmのn型AlGaN電子供給層を、順にエピタキシャル成長し、H<sup>+</sup>若しくはHe<sup>+</sup>を照射し素子分離領域を形成する。或いは、RIEで素子分離溝を形成し、この素子分離溝に絶縁膜を埋め込んでも良い。そして、最上層のn型AlGaN電子供給層に、Ti/Alからなるソース/ドレイン電極、及びAn、Pt/Au、若しくはAl等からなるゲート電極を形成すれば、GaN/AlGaNヘテロ接合を用いたHEMTが構成出来る。n型GaNチャネル層とi型AlGaNスペーサ層とのヘテロ接合界面に2次元電子ガスが形成される。或いは、n型GaNチャネル層の上に、i型AlNスペーサ層、n型AlN電子供給層を順に堆積し、GaN/AlNヘテロ接合を用いたHEMTを構成しても良い。MESFETの場合と同様に、本発明のGaNエピタキシャル基板401、AlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421を用いて製造したこれらのHEMTは、チャネル層の結晶性が良好なため、移動度が高い。従って、高い変換コンダクタンスg<sub>m</sub>を得ることが出来る。

【0091】又、前述した本発明のGaNエピタキシャル基板401、AlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421の上に、40nmのAlNエピタキシャル成長層、3μmのGaNエピタキシャル成長層、6nmのAlNエピタキシャル成長層、チャネル層となる150nm乃至250nmのGaNエピタキシャル成長層を順に堆積し、H<sup>+</sup>若しくはHe<sup>+</sup>を照射、或いは、素子分離溝に絶縁膜を埋め込んで、素子分離領域を形成する。そして、最上層のチャネル層(GaNエピタキシャル成長層)の上に、80nmのシリコン窒化膜(Si<sub>3</sub>N<sub>4</sub>膜)を堆積し、このSi<sub>3</sub>N<sub>4</sub>膜をゲート絶縁膜とし、ゲート絶縁膜の上に、Al等の金属からなるゲート電極を形成すれば、MISFETが構成出来る。チャネル層が、6nmのAlNエピタキシャル成長層で閉じこめられた構造である。このとき、GaNエピタキシャル成長層に、Ti/Alからなるソース/ドレイン電極を形成すれば良い。本発明のGaNエピタキシャル基板401、AlGaN/GaNエピタキシャル基板411若しくはAlGaNエピタキシャル基板421を用いて製造したこのMISFETは、チャネル層の移動度が高く、高い変換コンダクタンスg<sub>m</sub>を得ることが出来る。

【0092】或いは、低比抵抗AlGaNエピタキシャル基板421をコレクタ層として用い、この上にエピタキシャル成長したGaNベース層及びAlGaNエミッタ層を用いたAlGaN/GaNヘテロ接合を用いたHBTに必要な多層構造を、MOCVD法で連続的に堆積して形成しても良い。或いは、低比抵抗GaNエピタキシャル基板401をコレクタ層として用い、この上にエピタキシャル成長したInGaNベース層及びGaNエミッタ層を用いたGaN/InGaNヘテロ接合を用い

たHBT等に必要な多層構造を、MOCVD法で連続的に堆積して形成しても良い。この様なHBTにおいては、低比抵抗AlGaNエピタキシャル基板421若しくは、低比抵抗GaNエピタキシャル基板401の裏面に直接コレクタ電極をオーミック接触した構造が容易に製造可能である。これらの縦型構造のHBTは、結晶性が良好なため、高い電流増幅率 $h_{FE}$ を得ることが出来、高周波大電力用出力素子として好適である。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

## 【0093】

【発明の効果】以上説明したように、本発明によれば、結晶の完全性が高く、表面モフォロジーの優れたエピタキシャル成長用基板が簡単、且つ短時間に得られる。

【0094】又、本発明によれば、低比抵抗のエピタキシャル成長用基板も簡単に得ることが可能である。

【0095】又、本発明によれば、エピタキシャル成長用基板の上に、エピタキシャル成長されるGaN系化合物半導体単結晶薄膜の欠陥密度は極めて低減される。

【0096】従って、本発明の半導体装置の製造方法により製造した半導体装置では、著しい電気的特性・光学的特性等の向上が得られる。例えば発光素子の発光特性や寿命特性が向上する。

【0097】又、本発明によれば、エピタキシャル成長用基板の裏面にオーミック電極を形成することが可能で、製造工程が簡略され、製造歩留りの高い半導体装置が製造出来る。

## 【図面の簡単な説明】

【図1】本発明のエピタキシャル成長用基板の製造方法に用いる塩化物輸送・MOCVD装置の概略構造を示す断面図である。

【図2】本発明の半導体装置の製造方法に用いるMOCVD装置の概略構造を示す断面図である。

【図3】本発明のGaNエピタキシャル成長用基板の製造方法を示す工程断面図である(その1)。

【図4】本発明のGaNエピタキシャル成長用基板の製造方法を示す工程断面図である(その2)。

【図5】本発明のAlGaN/GaNエピタキシャル成長用基板の製造方法を示す工程断面図である(その1)。

【図6】本発明のAlGaN/GaNエピタキシャル成長用基板の製造方法を示す工程断面図である(その2)。

【図7】本発明のAlGaNエピタキシャル成長用基板の製造方法を示す工程断面図である。

## 【図8】本発明の第1の実施形態に係わる半導体装置(半導体レーザ)の製造方法を示す工程断面図である

(その1)。

【図9】本発明の第1の実施形態に係わる半導体装置(半導体レーザ)の製造方法を示す工程断面図である(その2)。

【図10】本発明の第1の実施形態の変形例(第1の変形例)に係わる半導体装置(半導体レーザ)の製造方法を示す工程断面図である。

【図11】本発明の第1の実施形態の他の変形例(第2の変形例)に係わる半導体装置(半導体レーザ)の製造方法を示す工程断面図である。


【図12】本発明の第2の実施の形態に係わる半導体装置(半導体レーザ)の構造を示す断面図である。

【図13】従来の半導体装置の製造方法による半導体レーザのMQW活性層近傍を断面SEM観察した場合の像を模式的にスケッチした図である。


## 【符号の説明】

- |              |                       |
|--------------|-----------------------|
| 2 1          | 石英製反応容器               |
| 2 2          | NH <sub>3</sub> ガス導入管 |
| 2 3          | HClガス導入管              |
| 2 4, 3 1     | ガス導入管                 |
| 2 5          | 排気管                   |
| 2 6, 3 3     | セゼプタ                  |
| 2 7          | 抵抗加熱ヒータ               |
| 2 8          | 基板                    |
| 3 2          | 高周波加熱ヒータ              |
| 5 1          | p型GaNエピタキシャル成長層       |
| 5 2          | p型GaNエピタキシャル成長層       |
| 6 1          | SiO <sub>2</sub> 膜    |
| 7 1          | アノード電極                |
| 7 2          | カソード電極                |
| 3 0 1        | バルク結晶基板(c面サファイア基板)    |
| 3 0 2        | GaN低温成長層              |
| 3 0 3        | GaNエピタキシャル成長層         |
| 3 0 4        | InGaNエピタキシャル成長層       |
| 3 0 5        | GaNエピタキシャル成長層         |
| 3 0 6        | GaNエピタキシャル成長層         |
| 3 1 5, 3 1 6 | AlGaNエピタキシャル成長層       |
| 4 0 1        | GaNエピタキシャル基板          |
| 4 0 2        | n型GaNエピタキシャル成長層       |
| 4 0 3        | n型AlGaNエピタキシャル成長層     |
| 4 0 4        | n型GaNエピタキシャル成長層       |
| 4 0 5        | InGaN多重量子井戸(MQW)活性層   |
| 4 0 6        | AlGaNエピタキシャル成長層       |
| 4 0 7        | p型GaNエピタキシャル成長層       |
| 4 0 8        | p型AlGaNエピタキシャル成長層     |
| 4 0 9        | p型GaNエピタキシャル成長層       |
| 4 1 0        | n型GaNエピタキシャル成長層       |
| 4 1 1        | AlGaN/GaNエピタキシャル基板    |
| 4 2 1        | AlGaNエピタキシャル基板        |

【図1】






【図2】





【図3】

工程断面図(その1)



(d)





【図4】


工程断面図(その2)

【図5】

工程断面図(その1)





【図12】




【図6】


工程断面図(その2)




【図13】




【図7】




【図8】




【図9】



【図10】



【図11】



フロントページの続き

Fターム(参考) 4G077 AA02 AA03 BE11 BE15 DB08  
ED06 EF03  
5F041 AA40 AA41 CA22 CA40 CA62  
CA64 CA65 CA74